# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 31.08.1999

(51)Int.CI.

H01L 21/288 C25D 3/38 C25D 7/12 H01L 21/3205

(21)Application number: 10-038311

(71)Applicant : NEC CORP

(22)Date of filing:

20.02.1998


(72)Inventor: UENO KAZUYOSHI

# (54) MANUFACTURE FOR SEMICONDUCTOR DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To improve degree of freedom in a wiring design by preventing the occurrence of erosion of erosion when an embedded wiring is formed.

SOLUTION: An interlayer insulating film 12 is formed on a silicon substrate 11 and then trenches 14-1 to 14-n are made on the interlayer insulating film 12. Then, a barrier layer 15 is deposited throughout the region on the side surfaces of the trenches 14-1 to 14-n, and a copper seed layer 16 is formed over the entire surface of the barrier layer 15. Then, jet plating is performed by using the copper seed layer 16 as electrode to embed the inside of the trenches 14-1 to 14-n as well as to deposit on the interlayer insulating film 12 a copperplated layer 37b raised in the region of the trenches 14-1 to 14-n and the peripheral region thereof. Then, the surface of the copper-plated layer 37b is polished by a chemical mechanical method, until the interlayer insulating film 12 is exposed to form a buried wiring 38.



# **LEGAL STATUS**

[Date of request for examination]

20.02.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3191759

[Date of registration]

25.05.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平11-238703

(43)公開日 平成11年(1999)8月31日


(51) Int.Cl. <sup>6</sup>	識別記号	F I	
H01L 21/2	88	H 0 1 L 21/288 E	
C 2 5 D 3/3	8	C 2 5 D 3/38	
7/1	2	7/12	
H01L 21/3	205	H 0 1 L 21/88 K	
		審査請求 有 請求項の数11 〇L (金	全 13 頁)
(21)出願番号	特顧平10-38311	(71)出顧人 000004237 日本電気株式会社	
(22)出顧日	平成10年(1998) 2 月20日	東京都港区芝五丁目7番1号	
		(72)発明者 上野 和良	
		東京都港区芝五丁目7番1号 日 式会社内	本電気株
		(74)代理人 弁理士 西村 征生	
			,
		,	

# (54) 【発明の名称】 半導体装置の製造方法

# (57)【要約】

【課題】 埋め込み配線の形成の際、エロージョンが発生するのを抑制し、配線設計の自由度を高める。

【解決手段】 シリコン基板11の上に層間絶縁膜12を形成し、次に層間絶縁膜12に溝14-1~14-nを形成する。この後、バリア層15を溝14-1~14-n内の側面と底面及び層間絶縁膜12上の全域に被着し、バリア層15上の全域に銅シード層16を形成する。次に、銅シード層16を電極として噴流メッキを行い、溝14-1~14-n内を埋め込むと共に層間絶縁膜12上に溝14-1~14-n及びその周辺領域で凸状に盛り上がった形状の銅メッキ層37bを堆積する。この後、その表面に層間絶縁膜12が露出するまでCMP法による研磨を施し、埋め込み配線38を形成する。



#### 【特許請求の範囲】

【請求項1】 基板上に形成した絶縁膜の配線予定部位に溝を設け、前記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極とする電気メッキ法により、前記金属シード層の上に金属配線材料の堆積層を形成して前記溝を埋めた後、形成した前記金属配線材料の堆積層を再び前記絶縁膜が露出するまで研磨除去することで、前記溝内に埋め込み配線を形成する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

前記電気メッキ法の電流を制御することで、前記金属配線材料の堆積層を、前記溝及びその周辺領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする半導体装置の製造方法。

【請求項2】 前記電気メッキ法では、流れの向きが交互に時間変化する2方向電流を、少くとも前記溝が埋め込まれるまで流し、次に、流れの向きが時間変化しない1方向電流を流して、前記金属配線材料の堆積層を、前記溝及びその周辺領域で凸状に盛り上がらせた後、前記20堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記電気メッキ法で用いるメッキ液には、前記金属シード層又は前記堆積層の露出表面における電流密度の高い部位に対する前記金属配線材料の付着を阻止又は抑制する抑制剤が含まれていることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 流れの向きが時間変化しない1方向電流を、少くとも前記溝が埋め込まれるまで流し、次に、流れの向きが交互に時間変化する2方向電流を流して、前記金属配線材料の堆積層を、前記溝及びその周辺領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】 基板上に形成した絶縁膜の配線予定部位に溝を設け、前記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極として、流れの向きが時間変化しない1方向電流を流す電気メッキ法により、前記金属シード層の上に金属配線材料の堆積層を形成して前記溝を埋めた後、形成した前記金属配線材料の前記堆積層を再び前記絶縁膜が露出するまで研磨除去することで、前記溝内に埋め込み配線を形成する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

まず、前記金属シード層又は前記堆積層の露出表面における電流密度の高い部位に対する前記金属配線材料の付着を阻止又は抑制する抑制剤を含んだ第1のメッキ液を用いて、少くとも前記溝が埋め込まれるまで前工程の電気メッキを行い、次に、前記抑制剤を含まない第2のメッキ液を用いて後工程の電気メッキを行うことで、前記

金属配線材料の堆積層を、前記構及びその周辺領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする半導体装置の製造方法。

2

【請求項6】 基板上に形成した絶縁膜の配線予定部位に溝を設け、前記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極として、流れの向きが交互に時間変化する2方向電流を流す電気メッキ法により、前記金属シード層の上に金属配線が料の堆積層を形成して前記溝を埋めた後、形成した前記金属配線材料の堆積層を再び前記絶縁膜が露出するまで研磨除去することで、前記溝内に埋め込み配線を形成する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

まず、前記金属シード層又は前記堆積層の露出表面における電流密度の高い部位に対する前記金属配線材料の付着を阻止又は抑制する抑制剤を含まない第2のメッキ液を用いて、少くとも前記溝が埋め込まれるまで前工程の電気メッキを行い、次に、前記抑制剤を含む第1のメッキ液を用いて後工程の電気メッキを行うことで、前記金属配線材料の堆積層を、前記溝及びその周辺領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする半導体装置の製造方法

【請求項7】 基板上に形成した絶縁膜の配線予定部位に構を設け、前記構を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極とする電気メッキ法により、前記金属シード層の上に金属配線材料の堆積層を形成して前記溝を埋めた後、形成した前30 記金属配線材料の堆積層を再び前記絶縁膜が露出するまで研磨除去することで、前記溝内に埋め込み配線を形成する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

まず、前記絶縁膜上の領域のうち、少なくとも前記溝を除く領域に前記金属配線材料の堆積を阻止する堆積阻止層を形成し、次に、前記電気メッキ法を実施して、前記金属配線材料の堆積層を、前記溝及びその周辺領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする半導体装置の製40 造方法。

【請求項8】 基板上に形成した絶縁膜の配線予定部位に溝を設け、前記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極とする電気メッキ法により、前記金属シード層の上に金属配線材料の堆積層を形成して前記溝を埋めた後、形成した前記金属配線材料の堆積層を再び前記絶縁膜が露出するまで研磨除去することで、前記溝内に埋め込み配線を形成する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

ッキ液を用いて後工程の電気メッキを行うことで、前記 50 まず、前記電気メッキ法により、前記絶縁膜上に前記金

属配線材料の堆積層を形成し、次に、該堆積層上の領域 のうち、少なくとも前記溝の上の領域に、前記金属配線 材料の堆積層に対するエッチングを阻止するためのマス ク層を形成し、次に、前記エッチング処理を施すこと で、前記金属配線材料の堆積層を、前記溝及びその周辺 領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁 膜が露出するまで研磨除去することを特徴とする半導体 装置の製造方法。

【請求項9】 基板上に形成した絶縁膜の配線予定部位 に溝を設け、前記溝を含む絶縁膜の上に金属シード層を 10 形成し、形成された該金属シード層を一方の電極とする 電気メッキ法により、前記金属シード層の上に金属配線 材料の堆積層を形成して前記溝を埋めた後、形成した前 記金属配線材料の堆積層を再び前記絶縁膜が露出するま で研磨除去することで、前記溝内に埋め込み配線を形成 する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

まず、前記電気メッキ法により、前記絶縁膜上に前記金 属配線材料の堆積層を薄く形成し、あるいは、前記電気 メッキ法により、前記絶縁膜上に前記金属配線材料の堆 20 積層を形成した後、エッチングバックして薄い堆積層と し、

次に、前記金属シード層又は前記堆積層の露出表面にお ける電流密度の高い部位に対する前記金属配線材料の付 着を阻止又は抑制する抑制剤を含んだ第1のメッキ液を 用いて、流れの向きが交互に時間変化する2方向電流を 流す電気メッキを行うことで、

前記金属配線材料の堆積層を、前記溝及びその周辺領域 で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が の製造方法。

【請求項10】 基板上に形成した絶縁膜の配線予定部 位に溝を設け、前記溝を含む絶縁膜の上に金属シード層 を形成し、形成された該金属シード層を一方の電極とす る電気メッキ法により、前記金属シード層の上に金属配 線材料の堆積層を形成して前記溝を埋めた後、形成した 前記金属配線材料の堆積層を再び前記絶縁膜が露出する まで研磨除去することで、前記溝内に埋め込み配線を形 成する半導体装置の製造方法であって、

前記埋め込み配線を形成する際、

まず、前記電気メッキ法により、前記絶縁膜上に前記金 属配線材料の堆積層を薄く形成し、あるいは、前記電気 メッキ法により、前記絶縁膜上に前記金属配線材料の堆 積層を形成した後、エッチングバックして薄い堆積層と

次に、前記金属シード層又は前記堆積層の露出表面にお ける電流密度の高い部位に対する前記金属配線材料の付 着を阻止又は抑制する抑制剤を含まない第2のメッキ液 を用いて、流れの向きが時間変化しない1方向電流を流 す電気メッキを行うことで、

前記金属配線材料の堆積層を、前記溝及びその周辺領域 で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が 露出するまで研磨除去することを特徴とする半導体装置 の製造方法。

【請求項11】 前記電気メッキ法は、前記メッキ液を 前記基板上に形成された前記金属シード層に、噴流状態 に吹き付ける噴流メッキ法であることを特徴とする請求 項1乃至10のいずれか1に記載の半導体装置の製造方 法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置の製 造方法に係り、詳しくは、埋め込み配線形成領域の絶縁 膜表面の平坦性が確保される半導体装置の製造方法に関 する。

[0002]

【従来の技術】近年、半導体集積回路が微細化、高集積 化されるに伴い、配線の多層化が進められてきている。 このような状況下で、例えば、半導体基板に形成された 下地層間絶縁膜の上に下層配線を形成し、その下層配線 を覆って層間絶縁膜を堆積するというような場合には、 下地層間絶縁膜と下層配線との段差が反映されて、下層 配線を覆ってその上に形成される層間絶縁膜の表面が平 坦にならない。このように、下層配線を覆って形成され る層間絶縁膜の表面に凹凸があっては、この層間絶縁膜 の上にさらに上層の配線を形成するというような場合、 その上層の配線を歩留り良く形成することが不可能とな る。したがって、層間絶縁膜の表面の平坦性の確保は重 要である。このため、層間絶縁膜中に埋め込み配線を形 露出するまで研磨除去することを特徴とする半導体装置 30 成してその表面を平坦化することが行われてきている。

> 【0003】以下、図9及び図10を参照して、従来の 埋め込み配線の形成方法について説明する。まず、図9 (a) に示すように、シリコン基板11の上にシリコン・ 酸化膜からなる層間絶縁膜12を形成し、その上の全域 にフォトレジスト13を塗布し、フォトリソグラフィー 技術を用いて形成しようとする配線の形状に対応したレ ジストパターンを形成し、これをマスクとして層間絶縁 膜12に、深さ略0.5μm、幅0.3~10μm、間 隔略0. 5μmの溝14-1、14-2、14-3、

40 …、14-nを形成する。この後、同図(b)に示すよ うに、フォトレジスト13を除去し、タンタル (Ta) からなるバリア層15を溝14-1~14-n内の側面 と底面及び層間絶縁膜12上の全域に被着し、さらにこ のバリア層15上の全域に銅シード層16を形成する。 なお、このバリア層15の被着及び銅シード層16の形 成は周知のCVD法、スパッタ法等により行われる。上 記において、このバリア層15は、銅がシリコン酸化膜 中へ拡散して配線間又はシリコン基板中の接合部でリー ク電流が発生するのを防止する等のため設けられる。次

50 に、同図 (c) に示すように、この銅シード層 1 6 を電

極とする噴流メッキ法により、溝14-1~14-n内 を埋め込むと共に層間絶縁膜12上の広い範囲に亘って 表面が略平坦な銅メッキ層17を堆積する。次に、図1 O (d) に示すように、化学的機械的研磨 (CMP: Ch emical andMechanical Polishing) 法により、銅メッキ **層17が形成されたシリコン基板11の全表面を層間絶** 縁膜12が露出するまで研磨し、溝14−1~14−n の内部にのみ銅メッキ層17を残して埋め込み配線18 を形成する。

【0004】ここで、図11を参照して、上記図9 (c) に示す工程における噴流メッキ法について説明す る。図11は、噴流メッキ装置の一例の概略構成図であ る。この噴流メッキ装置21は、同図に示すように、銅 イオン  $(Cu^{2+})$  が溶解されているメッキ液 22を一時 貯留する略円筒状のメッキ槽23と、メッキ槽23内に 収容された円筒状の噴流カップ24と、噴流カップ24 の僅か上方に水平に配置された絶縁材料からなる円板状 の固定板25と、噴流カップ24の底面からその中央部 上方に開口しているメッキ液噴出用の噴出管26と、メ ッキ槽23の底面から槽内に開口しているメッキ液22 の排出管27とを備えている。さらに、図示してはいな いが、メッキ槽23の外部にはポンプとメッキ液タンク が備えられ、このポンプによりメッキ液22が、メッキ 液タンクから噴出管26を通して噴流カップ24内に導 入され、メッキ槽23からメッキ液タンクに返送され る。また、固定板25の下面25aには銅メッキ層17 を堆積しようとするシリコン基板11が固定されてい る。

【0005】この噴流メッキ装置21を用いて、シリコ ン基板11上に銅メッキ層17を形成するには、まず固 定板25の下面25aにシリコン基板11を固定し、次 に図示していないポンプを作動させ噴出管26よりメッ キ液22を噴流させながらシリコン基板11が固定され た固定板25をメッキ液22の僅か上方の所定位置に水 平に配置し、この状態で噴流カップ24側を正(+)、 シリコン基板11 (銅シード層16) 側を負(一)とす る所定の電圧を印加して電流を流し、次に、メッキ液2 2の液面を上げてメッキ液22を矢印のようにシリコン 基板11の表面に吹き付ければ、銅シード層16の上に 銅メッキ層17が堆積される。銅メッキ層17の堆積を 40 終えたメッキ液22は噴流カップ24の上部から側方に 溢れ出る。所定時間経過後、メッキ液22の噴出を停止 し液面を下げ、固定板25をメッキ槽23から取り出し てシリコン基板11を固定板25から外す。このように して所定の位置に銅メッキ槽17が堆積されたシリコン 基板11を得ることができる。ここで、上記噴流メッキ 装置21は、噴流カップ24を正の電極として用いてい る例であるが、噴流カップ24の中にメッシュ状の電極 を設けて、これに正の電圧を印加し、噴流カップ24自 体を電極として用いない装置もある。

【0006】なお、上記において、噴流カップ24側を 正とし、シリコン基板11側を負として所定の電圧を印 加し電流を流すと述べたが、特開昭57-71150号 公報第230頁左下欄第1行目乃至第7行目に記載され ているように、噴流メッキ法では電流密度が高い箇所で のメッキ速度が早いため、常に一定パターンの電流を流 したのでは表面が平坦な銅メッキ層17は得られない。 【0007】そこで、金属シード層16や銅メッキ層1 7の露出表面における電流密度の高い箇所に吸着し、こ 10 の部位に対する銅の付着を阻止又は抑制する添加剤(以 下、抑制剤ともいう)が添加されたメッキ液が使用され る場合がある(例えば、CubathM (ENTHONE OMI社の商品 名))。このような抑制剤入りのメッキ液22を使用す る場合には、自動的に電流密度の高い箇所でメッキ速度 が遅くなるようになっているから、常に一方向の極性の 電流を流せば表面が略平坦なメッキ層が得られる。した がって、この場合、図10(a)及び同図(b)に示す ように、一方向の極性の負の直流電流又は負の直流パル ス電流を流して噴流メッキを行い、表面が略平坦な銅メ ッキ層17を得ている。

【0008】また、上記抑制剤が添加されないメッキ液 が使用される場合もある (例えば、Microfab(EEJA社の 商品名))。この場合、電流密度の高い箇所でのメッキ 速度が速いので常に一方向の極性の電流を流したのでは 膜厚が不均一になり、ひいては図14に示すように、溝 14-iの内部が埋まる以前に開口部付近の両側の電流 密度の高い箇所で堆積物がくっつき、溝内の埋め込み層 にボイド (void) が発生してしまい、エレクトロマイグ レーション (electromigration) 寿命が短くなってしま うという不都合が発生する。これを回避するため、この 場合、図13に示すような、順、逆と交互に極性の変化 する直流パルス電流を流して噴流メッキを行い、表面が 略平坦な銅メッキ層17を得ている。

# [0009]

【発明が解決しようとする課題】ところで、上記のよう に、表面が略平坦な銅メッキ層17を得た後、その表面 に研磨を施して溝14-1~14-nの内部にのみ銅を 残し埋め込み配線18を形成すると、図10(d)に示 すように、エロージョン(配線パターンの密度の高い領 域の表面部分の銅が多く研磨されて窪む現象)の発生 や、図15に示すように、幅の広い溝14-j内に銅メ ッキ層17を埋め込んで幅広の配線パターンの埋め込み 配線19を形成すると、ディッシング(幅広の配線パタ ーンの表面部分の銅が多く研磨されて窪む現象)の発生 が起き、配線パターンの幅に制約が生じ、設計自由度が 低下してしまうという問題があった。

【0010】これは、CMP法による研磨において、層 間絶縁膜12の膜減りを防ぎながら(この場合、略50 0オングストローム以内) 溝14-1~14-n内にの 50 み銅を残して埋め込み配線18を形成するためには、層 間絶縁膜12に比較して銅メッキ層17の研磨レートを 高くする必要がある。このため、例えば、研磨剤に酸性 の添加物を添加し銅を酸化して酸化銅として、シリコン 酸化膜に較べて銅の方が速く研磨されるようにしてい る。このため、層間絶縁膜12が露出したとき、銅の面 積比率が高いところで多く除去されて上記エロージョン やディッシングが発生している。

【0011】この発明は、上述の事情に鑑みてなされたもので、絶縁膜の配線予定部位に構を設け金属配線材料を埋め込むと共に絶縁膜上に堆積し、その表面に平坦化 10 処理を施して埋め込み配線を形成する際に、エロージョンやディッシングの発生を抑制することができ、配線設計の自由度を高めることができる半導体装置の製造方法を提供することを目的としている。

#### [0012]

【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明は、基板上に形成した絶縁膜の配線予定部位に構を設け、上記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極とする電気メッキ法により、上記金属シード層の20上に金属配線材料の堆積層を形成して上記溝を埋めた後、形成した上記金属配線材料の堆積層を再び上記絶縁膜が露出するまで研磨除去することで、上記溝内に埋め込み配線を形成する半導体装置の製造方法に係り、上記埋め込み配線を形成する際、上記電気メッキ法の電流を制御することで、上記金属配線材料の堆積層を、上記溝及びその周辺領域で凸状に盛り上がらせた後、上記堆積層を上記絶縁膜が露出するまで研磨除去することを特徴としている。

【0013】また、請求項2記載の発明は、請求項1記載の半導体装置の製造方法に係り、上記電気メッキ法では、流れの向きが交互に時間変化する2方向電流を、少くとも上記溝が埋め込まれるまで流し、次に、流れの向きが時間変化しない1方向電流を流して、上記金属配線材料の堆積層を、上記溝及びその周辺領域で凸状に盛り上がらせた後、上記堆積層を上記絶縁膜が露出するまで研磨除去することを特徴としている。

【0014】また、請求項3記載の発明は、請求項1記載の半導体装置の製造方法に係り、上記電気メッキ法で用いるメッキ液には、上記金属シード層又は上記堆積層の露出表面における電流密度の高い部位に対する上記金属配線材料の付着を阻止又は抑制する抑制剤が含まれていることを特徴としている。

【0015】また、請求項4記載の発明は、請求項3記 載の半導体装置の製造方法に係り、流れの向きが時間変 化しない1方向電流を、少くとも上記溝が埋め込まれる まで流し、次に、流れの向きが交互に時間変化する2方 向電流を流して、上記金属配線材料の堆積層を、上記溝 及びその周辺領域で凸状に盛り上がらせた後、上記堆積 層を上記絶縁膜が露出するまで研磨除去することを特徴 50 としている。

【0016】また、請求項5記載の発明は、基板上に形 成した絶縁膜の配線予定部位に溝を設け、上記溝を含む 絶縁膜の上に金属シード層を形成し、形成された該金属 シード層を一方の電極として、流れの向きが時間変化し ない1方向電流を流す電気メッキ法により、上記金属シ ード層の上に金属配線材料の堆積層を形成して上記溝を 埋めた後、形成した上記金属配線材料の堆積層を再び上 記絶縁膜が露出するまで研磨除去することで、上記溝内 に埋め込み配線を形成する半導体装置の製造方法に係 り、上記埋め込み配線を形成する際、まず、上記金属シ ード層又は上記堆積層の露出表面における電流密度の高 い部位に対する上記金属配線材料の付着を阻止又は抑制 する抑制剤を含んだ第1のメッキ液を用いて、少くとも 上記溝が埋め込まれるまで前工程の電気メッキを行い、 次に、上記抑制剤を含まない第2のメッキ液を用いて後 工程の電気メッキを行うことで、上記金属配線材料の堆 積層を、上記溝及びその周辺領域で凸状に盛り上がらせ た後、上記堆積層を上記絶縁膜が露出するまで研磨除去 することを特徴としている。

8

【0017】また、請求項6記載の発明は、基板上に形 成した絶縁膜の配線予定部位に溝を設け、上記溝を含む 絶縁膜の上に金属シード層を形成し、形成された該金属 シード層を一方の電極として、流れの向きが交互に時間 変化する2方向電流を流す電気メッキ法により、上記金 属シード層の上に金属配線材料の堆積層を形成して上記 溝を埋めた後、形成した上記金属配線材料の堆積層を再 び上記絶縁膜が露出するまで研磨除去することで、上記 構内に埋め込み配線を形成する半導体装置の製造方法に 30 係り、上記埋め込み配線を形成する際、まず、上記金属 シード層又は上記堆積層の露出表面における電流密度の 高い部位に対する上記金属配線材料の付着を阻止又は抑 制する抑制剤を含まない第2のメッキ液を用いて、少く とも上記溝が埋め込まれるまで前工程の電気メッキを行 い、次に、上記抑制剤を含む第1のメッキ液を用いて後 工程の電気メッキを行うことで、上記金属配線材料の堆 積層を、上記溝及びその周辺領域で凸状に盛り上がらせ た後、上記堆積層を上記絶縁膜が露出するまで研磨除去 することを特徴としている。

40 【0018】また、請求項7記載の発明は、基板上に形成した絶縁膜の配線予定部位に溝を設け、上記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極とする電気メッキ法により、上記金属シード層の上に金属配線材料の堆積層を形成して上記溝を埋めた後、形成した上記金属配線材料の堆積層を再び上記絶縁膜が露出するまで研磨除去することで、上記溝内に埋め込み配線を形成する半導体装置の製造方法に係り、上記埋め込み配線を形成する際、まず、上記絶縁膜上の領域のうち、少なくとも上記溝を除く領域に上50 記金属配線材料の堆積を阻止する堆積阻止層を形成し、

10

次に、上記電気メッキ法を実施して、上記金属配線材料 の堆積層を、上記溝及びその周辺領域で凸状に盛り上が らせた後、上記堆積層を絶縁膜が露出するまで研磨除去 することを特徴としている。

【0019】また、請求項8記載の発明は、基板上に形 成した絶縁膜の配線予定部位に溝を設け、上記溝を含む 絶縁膜の上に金属シード層を形成し、形成された該金属 シード層を一方の電極とする電気メッキ法により、上記 金属シード層の上に金属配線材料の堆積層を形成して上 記溝を埋めた後、形成した上記金属配線材料の堆積層を 再び上記絶縁膜が露出するまで研磨除去することで、上 記溝内に埋め込み配線を形成する半導体装置の製造方法 に係り、上記埋め込み配線を形成する際、まず、上記電 気メッキ法により、上記絶縁膜上に上記金属配線材料の 堆積層を形成し、次に、該堆積層上の領域のうち、少な くとも上記溝の上の領域に、上記金属配線材料の堆積層 に対するエッチングを阻止するためのマスク層を形成 し、次に、上記エッチング処理を施すことで、上記金属 配線材料の堆積層を、上記溝及びその周辺領域で凸状に 盛り上がらせた後、上記堆積層を上記絶縁膜が露出する まで研磨除去することを特徴としている。

【0020】また、請求項9記載の発明は、基板上に形 成した絶縁膜の配線予定部位に溝を設け、上記溝を含む 絶縁膜の上に金属シード層を形成し、形成された該金属 シード層を一方の電極とする電気メッキ法により、上記 金属シード層の上に金属配線材料の堆積層を形成して上 記溝を埋めた後、形成した上記金属配線材料の堆積層を 再び上記絶縁膜が露出するまで研磨除去することで、上 記溝内に埋め込み配線を形成する半導体装置の製造方法 気メッキ法により、上記絶縁膜上に上記金属配線材料の 堆積層を薄く形成し、あるいは、上記電気メッキ法によ り、上記絶縁膜上に上記金属配線材料の堆積層を形成し た後、エッチングバックして薄い堆積層とし、次に、上 記金属シード層又は上記堆積層の露出表面における電流 密度の高い部位に対する上記金属配線材料の付着を阻止 又は抑制する抑制剤を含んだ第1のメッキ液を用いて、 流れの向きが交互に時間変化する2方向電流を流す電気 メッキを行うことで、上記金属配線材料の堆積層を、上 堆積層を上記絶縁膜が露出するまで研磨除去することを 特徴としている。

【0021】また、請求項10記載の発明は、基板上に 形成した絶縁膜の配線予定部位に溝を設け、上記溝を含 む絶縁膜の上に金属シード層を形成し、形成された該金 属シード層を一方の電極とする電気メッキ法により、上 記金属シード層の上に金属配線材料の堆積層を形成して 上記溝を埋めた後、形成した上記金属配線材料の堆積層 を再び上記絶縁膜が露出するまで研磨除去することで、 上記溝内に埋め込み配線を形成する半導体装置の製造方 法に係り、上記埋め込み配線を形成する際、まず、上記 電気メッキ法により、上記絶縁膜上に上記金属配線材料 の堆積層を薄く形成し、あるいは、上記電気メッキ法に より、上記絶縁膜上に上記金属配線材料の堆積層を形成 した後、エッチングバックして薄い堆積層とし、次に、 上記金属シード層又は上記堆積層の露出表面における電 流密度の高い部位に対する上記金属配線材料の付着を阻 止又は抑制する抑制剤を含まない第2のメッキ液を用い て、流れの向きが時間変化しない1方向電流を流す電気 メッキを行うことで、上記金属配線材料の堆積層を、上 記溝及びその周辺領域で凸状に盛り上がらせた後、上記 堆積層を上記絶縁膜が露出するまで研磨除去することを 特徴としている。

【0022】また、請求項11記載の発明は、請求項1 乃至10のいずれか1に記載の半導体装置の製造方法に 係り、上記電気メッキ法は、上記メッキ液を上記基板上 に形成された上記金属シード層に、噴流状態に吹き付け る噴流メッキ法であることを特徴としている。

# [0023]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態について説明する。説明は実施例を用いて 具体的に行う。

#### ◇第1実施例

図1及び図2は、この発明の第1実施例である半導体装 置の製造方法を説明する工程順断面図、また、図3は、 .同実施例の作用を説明するための図で、噴流メッキ時に おける電流の時間波形を示す波形図である。この例の半 導体装置の製造方法の、従来例のそれ(図9及び図10 参照)と大きく異なるところは、銅メッキ層 3 7 a 、 3 に係り、上記埋め込み配線を形成する際、まず、上記電 30 7 b の堆積にあたり、図 3 に示すように、溝 1 4 - 1  $\sim$ 14-n内が埋め込まれるまでは、一方向の極性の直流 電流 (流れの向きが時間変化しない1方向電流)を流す ことにより表面が略平坦な銅メッキ層を形成し、溝14 -1~14-n内が埋め込まれてからは、順、逆と交互 に極性の変化する直流パルス電流(流れの向きが交互に 時間変化する2方向電流)を流して噴流メッキを行い、 図2 (d) に示すように、銅メッキ層37aを、溝14 1~14-n及びその周辺領域にそれ以外の領域に比 較して凸状に盛り上げ堆積するようにしている点であ 記構及びその周辺領域で凸状に盛り上がらせた後、上記 40 る。なお、従来法の構成各部と同一の構成部分には同一 の符号を付してその説明を省略する。

> 【0024】この例の半導体装置の製造方法を実施する には、まず、図1 (a) に示すように、シリコン基板1 1の上に層間絶縁膜12を形成し、その上の全域にフォ トレジスト13を塗布してレジストパターンを形成し、 次に層間絶縁膜12の配線予定部位に、溝14-1~1 4-nを形成する。この後、同図(b)に示すように、 フォトレジスト13を除去し、バリア層15を溝14ー 1~14-n内の側面と底面及び層間絶縁膜12上の全 域に被着し、バリア層15上の全域に銅シード層16を

形成する。ここまでは、上述した従来の製造方法と略同 様である。

【0025】次に、銅シード層16の形成を終えたシリ コン基板11を、図11に示す噴流メッキ装置21の固 定板25の下面25aに固定し、この固定板25をメッ キ液22の液面から僅か上方の所定の位置に水平に配置 し、噴流カップ24を一方の電極とし、また、シリコン 基板11 (銅シード層16) を他方の電極として、この 電極間に所定の電圧を印加して電流を流し、図示してい ないポンプを作動させて噴出管26よりメッキ液22を 噴出させ矢印のようにシリコン基板11の表面に吹き付 け、銅シード層16の上に銅メッキ層37aを堆積させ る。所定時間経過後、メッキ液22の噴出を停止し液面 を下げ、固定板25をメッキ槽23から取り出しシリコ ン基板11を固定板25から外す。

【0026】この例では、銅メッキ層の堆積は、金属シ ード層16や銅メッキ層17の露出表面における電流密 度の高い箇所に吸着し、この部位に対する銅の付着を阻 止又は抑制する抑制剤入りのメッキ液(第1のメッキ 液)を用いた噴流メッキ法により行う。この場合、抑制 剤が入っているので自動的に電流密度の高い箇所でのメ ッキ速度が遅くなるようになっている。したがって、一 方向の極性の直流電流を流すことにより表面が略平坦な 銅メッキ層の形成ができる。すなわち、図3に示すよう に、溝14-1~14-n内が埋め込まれるまでの前工 程においては、一方向の極性の負の直流電流を流して噴 流メッキを行う。これにより、図1 (c)に示すよう に、層間絶縁膜12上に、溝14-1~14-n内を埋 め込むと共に表面が略平坦な銅メッキ層37aが堆積さ れる。ここでは、略平坦な銅メッキ層を堆積させるため に、一方向の極性の負の直流電流を流しているが、抑制 剤の働きが充分でないために、溝内の埋め込み層にボイ ドが発生する虞がある場合には、ボイドの発生をなくす ために、電流を一旦停止し、この後、上記負の直流電流 とは逆向きのパルス状電流を流す等の方法により、溝

(孔) の開口部の角をなくしボイドの原因となる開口部 でのピンチオフの発生を防止できる。このとき、溝

(孔) 部では、銅の堆積速度が、底部よりも開口部の方 が早くなり、この結果、銅の堆積形状が、(低部よりも 開口部で狭くなるという)断面逆テーパ形状とならない ようにすることが必要である。

【0027】この後、メッキ電流パターンを切り替えて 噴流メッキを続ける。すなわち、図3に示すように、溝 14-1~14-n内が埋め込まれてからの後工程にお いては、順方向、逆方向と交互に極性の変化する直流パ ルス電流を流して噴流メッキを行う。ここで、正のパル ス電流は、電流密度の高い箇所に吸着する添加剤分子を 除去するための逆バイアス電流であり、この正のパルス 電流を流すことで電流密度の高い箇所により多く銅メッ キ層が堆積する。したがって、図1 (c)に示すような 50 共に表面が略平坦な銅メッキ層37aが堆積される。

形状で銅メッキ層37aが堆積された後は、溝14-1 ~14-n部での銅の膜厚が層間絶縁膜12上の銅の膜 厚に較べて厚くなり、相対的に抵抗が下がるので電流畳 が多くなり、この溝14-1~14-n上部で銅の堆積 畳が多くなる。これにより、図2 (d) に示すように、 構14-1~14-n及びその周辺領域でそれ以外の領 域に比較して凸状に盛り上がった形状の銅メッキ層37 bが堆積される。すなわち、この後に行われるCMP法 による平坦化処理の際に、層間絶縁膜に比較して研磨レ 10 一トが高く設定される銅が、その面積比率が高くなる部 分により厚く形成される。

12

【0028】次に、図2 (e) に示すように、CMP法 を用いて層間絶縁膜12が露出するまで銅メッキ層37 bが堆積されたシリコン基板11の表面を研磨し、溝1 4-1~14-n内部にのみ銅メッキ層37を残して埋 め込み配線38を形成する。エロージョンは発生してい ない。なお、この例は、配線密度の高い場合であるが、 幅広の配線パターンの埋め込み配線が形成される場合も 同様となり、ディッシングが発生することはない。

【0029】したがって、この例の構成によれば、層間 絶縁膜の配線予定部位に溝を設け、溝に銅メッキ層を埋 め込むと共に層間絶縁膜上に堆積し、その表面に平坦化 処理を施して埋め込み配線を形成する際に、エロージョ ンやディッシングの発生を抑制することができ、配線設 計の自由度を高めることができる。ここで、図3に示し た順、逆と交互に極性の変化する直流パルス電流の周期 t<sub>1</sub>、t<sub>2</sub>は、略10秒以内に設定される。これは、略1 0 秒を超えると添加剤分子が電流密度の高い箇所に吸着 したり除去されたりする際に銅メッキ層の形状が変わっ てしまう虞があるからである。また、負のパルス電流の ピーク値 $I_2$ は $0.8\sim 1.2A/dm^2$ に、負の直流電 流値 I1及び正のパルス電流のピーク値 I3は、 I2の略 1/2に設定される。なお、この例の変形例として、ボ イドが発生しないように、メッキを中断し、銅の堆積形 状が、(低部よりも開口部で狭くなるという)断面逆テ ーパ形状とならないように、電流パルスを変化させても 良い。

#### 【0030】◇第2実施例

40

図4は、この例の作用を説明するための図で、噴流メッ キ時における電流の時間波形を示す波形図である。この 例の半導体装置の製造方法の、第1実施例のそれ(図 1、2及び図3参照)と大きく異なるところは、溝14 -1~14-n内が埋め込まれるまでに流すメッキ電流 パターンが違う点である。すなわち、溝14-1~14 - n内が埋め込まれるまでの前工程においては、図4に 示すように、一方向の極性の負の直流パルス電流(流れ の向きが時間変化しない1方向電流)を流して噴流メッ キを行う。これにより、図1(c)に示すように、層間 絶縁膜12上に、溝14-1~14-n内を埋め込むと

【0031】この後、メッキ電流パターンを切り替えて 噴流メッキを続ける。すなわち、溝14-1~14-n 内が埋め込まれてからの後工程においては、図4に示す ように、順、逆と交互に極性の変化する直流パルス電流 を流して噴流メッキを行う。これにより、図2(d)に 示すように、溝14-1~14-n及びその周辺領域で それ以外の領域に比較して凸状に盛り上がった形状の銅 メッキ層37bが堆積される。したがって、この例の構 成によれば、第1実施例において上述したと略同様の効 果を得ることができる。ここで、図4に示した負の直流 パルス電流の周期t3は、略10秒以内に設定され、負 の直流パルス電流のピーク値 14は、負のパルス電流の ピーク値 I2よりやや低めに設定される。

#### 【0032】◇第3実施例

図5は、この例の作用を説明するための図で、噴流メッ キ時における電流の時間波形を示す波形図である。この 例の半導体装置の製造方法の、第1実施例のそれ(図 1、2及び図3)と大きく異なるところは、上記抑制剤 が添加されていないメッキ液(第2のメッキ液)を用い て噴流メッキを行い銅メッキ層の堆積を行う点である。 これによりメッキ電流パターンの切り替え順も異なって くる。この例でのメッキ液22には、抑制剤が入ってい ないので、電流密度の高い箇所でのメッキ速度が速い。 この場合、既述したが、一方向の極性の直流電流を流し たのでは膜厚が不均一になり、ボイドの発生によりエレ クトロマイグレーション寿命の低下という不都合が発生 する。これを防ぐため、順、逆と交互に極性の変化する 直流パルス電流を流して表面が平坦な銅メッキ層を堆積 する。ここで、正のパルス電流は、電流密度の高い箇所 に堆積した余分な銅を除去するための逆バイアス電流で ある。

【0033】すなわち、溝14-1~14-n内が埋め 込まれるまでの前工程においては、図5に示すように、 順、逆と交互に極性の変化する直流パルス電流を流して 噴流メッキを行う。これにより、図1 (c) に示すよう に、層間絶縁膜12上に、溝14-1~14-n内を埋 め込むと共に表面が略平坦な銅メッキ層37aが堆積さ れる。なお、順方向、逆方向と交互に極性の変化する直 流パルス電流のパターンは、ボイドの発生を防止する観 点から、適宜変更しても良い。

【0034】この後、メッキ電流パターンを切り替えて 噴流メッキを続ける。すなわち、溝14-1~14-n 内が埋め込まれてからの後工程においては、図5に示す ように、一方向の極性の負の直流電流を流して噴流メッ キを行う。メッキ液22には、抑制剤が入っていないの で、電流密度の高い箇所でより多く銅メッキ層が盛り上 がり堆積する。したがって、図1(c)に示すような形 状で銅メッキ層37aが堆積された後は、溝14-1~ 14-n部での銅の膜厚が層間絶縁膜12上部のそれに 較べて厚くなり、相対的に抵抗が下がるので電流量が多 50 い箇所でメッキ速度が遅くなる。これにより、図1

くなり、この溝14-1~14-n上部で銅の堆積量が 多くなる。これにより、図2 (d) に示すように、溝1 4-1~14-n及びその周辺領域でそれ以外の領域に 比較して凸状に盛り上がった形状の銅メッキ層37bが 堆積される。

【0035】したがって、この例の構成によれば、第1 実施例において上述したと略同様の効果を得ることがで きる。ここで、図5における、順、逆と交互に極性の変 化する直流パルス電流の周期 t4、 t5は、略10秒以内 10 に設定される。これは、10秒を超えると電流密度の高 い箇所に堆積した余分な銅が電流密度の高い箇所に堆積 したり除去されたりする際に銅メッキ層の形状が変わっ てしまう虞があるからである。

#### 【0036】◇第4実施例

図6は、この例の作用を説明するための図で、噴流メッ キ時における電流の時間波形を示す波形図である。この 例の半導体装置の製造方法が、第3実施例のそれと大き く異なるところは、溝14-1~14-n内が埋め込ま れてから流すメッキ電流パターンが違う点である。すな 20 わち、溝14-1~14-n内が埋め込まれるまでの前 工程においては、図6に示すように、順、逆と交互に極 性の変化する直流パルス電流を流して噴流メッキを行 う。これにより、図1 (c)に示すように、層間絶縁膜 12上に、溝14-1~14-n内を埋め込むと共に表 面が略平坦な銅メッキ層37aが堆積される。

【0037】この後、メッキ電流パターンを切り替えて 噴流メッキを続ける。すなわち、溝14-1~14-n 内が埋め込まれてからの後工程においては、図6に示す ように、一方向の極性の負の直流パルス電流を流して噴 流メッキを行う。これにより、図2(d)に示すよう に、溝14-1~14-n及びその周辺領域でそれ以外 の領域に比較して凸状に盛り上がった形状の銅メッキ層 37 bが堆積される。したがって、この例の構成によれ ば、第1実施例において上述したと略同様の効果を得る ことができる。

#### 【0038】◇第5実施例

この例の半導体装置の製造方法の、第1実施例のそれ (図1、2及び図3)と大きく異なるところは、第1実 施例ではメッキ液の種類を一定としておきメッキ電流パ 40 ターンを切り替えて銅メッキ層の盛り上げ堆積を行って いたのに対し、この例ではメッキ電流パターンを一定と しておきメッキ液の種類を変えて銅メッキ層の盛り上げ 堆積を行うという点である。すなわち、常に、一方向の 極性の負の直流電流又は負の直流パルス電流を流してお く(図3又は図4に示す溝が埋め込まれるまでの電流パ ターンである)。そして、溝14-1~14-n内が埋 め込まれるまでの前工程においては、抑制剤入りのメッ キ液22を用いて噴流メッキを行う。この場合、メッキ 液22は抑制剤が入っているので自動的に電流密度の高

15

(c) に示すように、層間絶縁膜12上に、溝14-1 ~14-n内を埋め込むと共に表面が略平坦な銅メッキ 層37aが堆積される。

【0039】この後、溝14-1~14-n内が埋め込 まれてからの後工程においては、メッキ液22を抑制剤 の入っていない液に切り替えて噴流メッキを続ける。こ のとき、メッキ電流パターンは、上記のように、一方向 の極性の負の直流電流又は負の直流パルス電流であるか ら、電流密度の高い箇所でより多く銅メッキ層が盛り上 がり堆積する。したがって、図1 (c) に示すような形 状で銅メッキ層37aが堆積された後は、溝14-1~ 14-n部での銅の膜厚が層間絶縁膜12上のそれに較 べて厚くなり、相対的に抵抗が下がるので電流量が多く なり、この溝14-1~14-n上部で銅の堆積量が多 くなる。これにより、図2(d)に示すように、溝14 -1~14-n及びその周辺領域でそれ以外の領域に比 較して凸状に盛り上がった形状の銅メッキ層37bが堆 積される。したがって、この例の構成によれば、第1実 施例において上述したと略同様の効果を得ることができ る。

#### 【0040】◇第6実施例

層37aが堆積される。

この例の半導体装置の製造方法は、第5実施例のそれと 同様に、メッキ電流パターンを一定としておきメッキ液 の種類を変えて銅メッキ層の堆積を行うが、メッキ電流 パターンが異なっている。すなわち、常に、順、逆と交 互に極性の変化する直流パルス電流を流しておく(図5 又は図6に示す溝が埋め込まれるまでの電流パターンで ある)。そして、溝14-1~14-n内が埋め込まれ るまでの前工程においては、抑制剤の入っていないメッ キ液を用いて噴流メッキを行う。この場合、正のパルス 電流は、電流密度の高い箇所に堆積した余分な銅を除去 するための逆バイアス電流である。これにより、図1 (c) に示すように、層間絶縁膜12上に、溝14-1 ~14-n内を埋め込むと共に表面が略平坦な銅メッキ

【0041】この後、溝14-1~14-nが埋め込ま れてからの後工程においては、メッキ液22を抑制剤入 りの液に切り替えて噴流メッキを続ける。ここで、正の パルス電流は、電流密度の高い箇所に吸着する添加剤分 子を除去するための逆バイアス電流であり、この正のパ ルス電流を流すことで、電流密度の高い箇所でより多く 鋼メッキ層が堆積する。したがって、図1(c)に示す ような形状で銅メッキ層37aが堆積された後は、溝1 4-1~14-n部での銅の膜厚が層間絶縁膜12上の それに較べて厚くなり、相対的に抵抗が下がるので電流 量が多くなり、この溝14-1~14-n上部で銅の堆 積量が多くなる。これにより、図2(d)に示すよう に、溝14-1~14-n及びその周辺領域でそれ以外 の領域に比較して凸状に盛り上がった形状の銅メッキ層 37bが堆積される。したがって、この例の構成によれ 50 部位に、溝14-1~14-nを形成する。この後、フ

ば、第1実施例において上述したと略同様の効果を得る ことができる。

#### 【0042】◇第7実施例

図7は、この発明の第7実施例に係る銅メッキ層堆積を 説明する工程順断面図である。この例の半導体装置の製 造方法の、第1実施例のそれ(図1、2及び図3)と大 きく異なるところは、溝及びその周辺領域以外の層間絶 縁膜上に銅メッキ層が堆積されないような堆積阻止層を 形成し、溝及びその周辺領域のみに銅メッキ層を堆積す 10 るようにした点である。この例の半導体装置の製造方法 を実施するには、シリコン基板11の上に層間絶縁膜1 2を形成し、その上の全域にフォトレジスト13を塗布 してレジストパターンを形成し、次に層間絶縁膜12に 溝14-1~14-nを形成し、フォトレジスト13を 除去し、バリア層15を被着しその上の全域に銅シード **層16を形成する。ここまでは、上述した第1実施例の** 製造方法と略同様である。

【0043】次に 図7(a)に示すように、銅シード 層16が形成されたシリコン基板11の表面にフォトレ 20 ジスト43を塗布し、フォトリソグラフィー技術を用い て露光、現像し、溝14-1~14-n及びその周辺領 域の部分が除去されたレジストパターンを形成する。次 に、図11に示す噴流メッキ装置21を用い、銅シード 層16を一方の電極として、上記レジストパターンが形 . 成されたシリコン基板11上に噴流メッキを施す。この 後、フォトレジスト43を除去して、溝14-1~14 -n及びその周辺領域で凸状に盛り上がった形状の銅メ ッキ層47が堆積され構造を形成する(図7 (b) 参 照)。次に、図2(e)に示す工程のように、CMP法 を用いて層間絶縁膜が露出するまで銅メッキ層が堆積さ れたシリコン基板表面を研磨し、溝内部にのみ銅メッキ 層を残して埋め込み配線を形成する。したがって、この 例の構成によれば、第1実施例において上述したと略同 様の効果を得ることができる。

# 【0044】◇第8実施例

図8は、この発明の第8実施例に係わる銅メッキ層堆積 を説明する工程順断面図である。この例の半導体装置の 製造方法の、第1実施例のそれ(図1、2及び図3)と 大きく異なるところは、層間絶縁膜上に、溝内を埋め込 40 むと共に表面が略平坦な銅メッキ層を堆積した後、溝及 びその周辺領域の銅メッキ層を覆ってマスクを形成し、 溝及びその周辺領域以外に堆積された銅メッキ層を薄く することによって、、溝及びその周辺領域で凸状に盛り 上がった形状の銅メッキ層が堆積され構造を形成する点 である。

【0045】この例の半導体装置の製造方法を実施する には、シリコン基板11の上に層間絶縁膜12を形成 し、その上の全域にフォトレジスト13を塗布してレジ ストパターンを形成し、次に層間絶縁膜12の配線予定

オトレジスト13を除去し、バリア層15を構14-1~14-n内の側面と底面及び層間絶縁膜12上の全域に破音し、バリア層15上の全域に銅シード層16を形成する。次に、この銅シード層16を電極とする噴流メッキ法により、溝14-1~14-n内を埋め込むと共に層間絶縁膜12上の広い範囲に亘って表面が略平坦な 領メッキ層17を堆積する。ここまでは、上述した従来の製造方法と略同様である。次に、図8(a)に示すように、表面が略平坦な銅メッキ層17が堆積されたシリコン基板11の表面にフォトレジスト53を塗布し、フォトリングラフィー技術を用い露光、現像し、溝14-1~14-n及びその周辺領域部以外のフォトレジスト53を除去し、溝14-1~14-n及びその周辺領域部以外のフォトレジスト53を除去し、溝14-1~14-n及びその周辺領域にのみレジストが残置されたレジストパターンを形成する。

【0046】次に、上記レジストパターンをマスクとして銅メッキ層17の露出部分をエッチングして薄くし、この後フォトレジスト53を除去して溝14-1~14-n及びその周辺領域で凸状に盛り上がった形状の銅メッキ層17が堆積され構造を形成する(同図(b)参照)。次に、図2(e)に示す工程のように、CMP法を用いて層間絶縁膜が露出するまで銅メッキ層が堆積されたシリコン基板表面を研磨し、溝内部にのみ銅メッキ層を残して埋め込み配線を形成する。したがって、この例の構成によれば、第1実施例において上述したと略同様の効果を得ることができる。なお、溝及びその周辺領域以外に堆積され露出している銅メッキ層を薄くすることは、上記のエッチング以外の方法によって行っても良い。

# 【0047】◇第9実施例

この例の半導体装置の製造方法が、第1実施例のそれ (図1、2及び図3)と大きく異なるところは、層間絶 縁膜上に、溝内を埋め込むと共に表面が略平坦な銅メッ キ層を堆積した後、銅メッキ層の全域をエッチングバッ クして膜厚を薄くし、この後、電流密度の高い箇所での メッキ速度が速くなるような条件で噴流メッキを行い、 溝及びその周辺領域で凸状に盛り上がった形状の銅メッ キ層が堆積され構造を形成する点である。この例の半導 体装置の製造方法を実施するには、特に図示してはいな いが、シリコン基板の上に層間絶縁膜を形成し、次に層 間絶縁膜に溝を形成する。この後、バリア層を溝内の側 面と底面及び層間絶縁膜上の全域に被着しその上の全域 に銅シード層を形成する。次に、この銅シード層を電極 とする噴流メッキ法により、溝内を埋め込むと共に層間 絶縁膜上に表面が略平坦な銅メッキ層を堆積する。ここ までは、上述した従来の製造方法と略同様である。

【0048】この後、銅メッキ層の全域をエッチングバックして膜厚を薄くする。次に、抑制剤入りのメッキ液を用い、順、逆と交互に極性の変化する直流パルス電流(図3又は図4に示す溝が埋め込まれてからの電流パタ

ーンである)を流して噴流メッキを行うか、もしくは抑制剤の入っていないメッキ液を用い、一方向の極性の負の直流電流もしくは負の直流パルス電流(図5又は図6に示す溝が埋め込まれてからの電流パターンである)を流して噴流メッキを行う。このメッキ液と電流パターンの組み合わせでは、表面が略平坦な銅メッキ層が堆積された後は、層間絶縁膜上に較べて銅の膜厚が厚い溝及びその周辺領域で電流量が多くなり、この部分に凸状に盛り上がった形状の銅メッキ層が形成される。次に、図2(e)に示す工程のように、CMP法を用いて層間絶縁膜が露出するまで銅メッキ層が堆積されたシリコン基板表面を研磨し、溝内部にのみ銅メッキ層を残して埋め込み配線を形成する。したがって、この例の構成によれば、第1実施例において上述したと略同様の効果を得ることができる。

#### 【0049】◇第10実施例

この例の半導体装置の製造方法が、第9実施例のそれと大きく異なるところは、第9実施例では、層間絶縁膜上に、溝内を埋め込むと共に表面が略平坦な銅メッキ層を20 堆積した後、銅メッキ層の全域をエッチングバックして膜厚を薄くしているが、この例では、層間絶縁膜上に、溝内を埋め込むと共に表面が略平坦な銅メッキ層を薄く堆積している点である。すなわち、この例では、層間絶縁膜上に銅メッキ層を薄く堆積するから、第9実施例で行われたエッチングバックして銅メッキ層の膜厚を薄くする処理が不必要になる。これ以外は、第9実施例と同様であるので、繰り返し説明はしない。したがって、この例の構成によれば、第1実施例において上述したと略同様の効果を得ることができる。

【0050】以上、この発明の実施例を図面により詳述 30 してきたが、具体的な構成はこの実施例に限られるもの ではなく、この発明の要旨を逸脱しない範囲の設計の変 更等があってもこの発明に含まれる。例えば、溝の深 さ、幅、間隔等は上述した例に限定されない。また、上 述した例において、略平坦な銅メッキ層を堆積させるま でに流す電流パターンは一定である必要はなく、ボイド の発生を防止するため電流パターンを変更できる。この とき、電流パターンの変更によって、銅の堆積層の形状 が(溝の開口部でその底部よりも広い)順テーパ形状に 40 保つことが重要である。また、上述した例では、銅メッ キ層の堆積は、噴流メッキ法によって行っていたが、こ の方法以外の電気メッキ法、例えば浸漬式メッキ法によ って行っても良い。この場合、埋め込み配線の金属材料 としては、上述した銅以外に、メッキできる金属、例え ば金、銀、アルミニウム等も使用できる。また、上述し た例では、溝及びその周辺領域以外の層間絶縁膜上に銅 メッキ層が堆積されないような堆積阻止層としてフォト レジストパターンを用いているが、これ以外のものを用 いても良い。さらに、層間絶縁膜上に表面が略平坦な銅 50 メッキ層を堆積した後、銅メッキ層の全域をエッチング バックして膜厚を薄くする方法は、上述したエッチング 以外の方法によって行っても良い。さらにまた、溝に銅 メッキ層が埋め込まれた後の層間絶縁膜の表面の平坦化 は、上記CMP法のみによることはなく、これ以外の方 法によって平坦化しても良い。

#### [0051]

【発明の効果】以上説明したように、この発明の半導体装置の製造方法によれば、絶縁膜の配線予定部位に溝を設け、溝に金属配線材料を埋め込むと共に絶縁膜上に堆積し、その表面に平坦化処理を施して埋め込み配線を形成する際に、エロージョンやディッシングの発生を抑制することができる。

#### 【図面の簡単な説明】

【図1】この発明の第1実施例である半導体装置の製造 方法を説明する工程順断面図である。

【図2】同製造方法を説明する工程順断面図である。

【図3】同実施例の作用を説明するための図で、噴流メッキ時における電流の時間波形を示す波形図である。

【図4】この発明の第2実施例の作用を説明するための図で、噴流メッキ時における電流の時間波形を示す波形図である。

【図5】この発明の第3実施例の作用を説明するための図で、噴流メッキ時における電流の時間波形を示す波形図である。

【図6】この発明の第4実施例の作用を説明するための図で、噴流メッキ時における電流の時間波形を示す波形図である。

【図7】この発明の第7実施例である半導体装置の製造方法に係る銅メッキ層堆積法を説明する工程順断面図である。

【図8】この発明の第8実施例である半導体装置の製造

方法に係る銅メッキ層堆積法を説明する工程順断面図である。

20

【図9】従来の半導体装置の製造方法を説明する工程順 断面図である。

【図10】同製造方法を説明する工程順断面図である。

【図11】噴流メッキ装置の一例を示す概略構成図である。

【図12】従来の半導体装置の製造方法の作用を説明するための図で、噴流メッキ時における電流の時間波形を 10 示す波形図である。

【図13】従来の半導体装置の製造方法の作用を説明するための図で、噴流メッキ時における電流の時間波形を示す波形図である。

【図14】従来の半導体装置の製造方法に係る銅メッキ 層堆積において、電流密度の高い箇所でのボイドの発生 を示す図である。

【図15】従来の半導体装置の製造方法におけるディッシングの発生を説明する断面図である。

#### 【符号の説明】

20 11 シリコン基板(基板)

12 層間絶縁膜(絶縁膜)

16 銅シード層 (金属シード層)

17 銅メッキ層(金属配線材料の堆積層)

21 噴流メッキ装置

22 メッキ液

37、37a、37b 銅メッキ層(金属配線材料の堆積層)


38 埋め込み配線

43 フォトレジスト(堆積阻止層)


47 銅メッキ層(金属配線材料の堆積層)


53 フォトレジスト (マスク層)

【図2】




# 【図3】








【図7】




【図9】









【図8】





【図Í1】



【図15】

